Go to the source code of this file.
◆ PCIE_PHY_SERDES0_BASE
| #define PCIE_PHY_SERDES0_BASE (0xFFFFFFFFE0000000) |
◆ PCIE_PHY_SERDES1_BASE
| #define PCIE_PHY_SERDES1_BASE (0xFFFFFFFFE4000000) |
◆ PCIE_PHY_SERDES2_BASE
| #define PCIE_PHY_SERDES2_BASE (0xFFFFFFFFE8000000) |
◆ PCIE_PHY_SERDES_SRAM00_REG_ADDR
| #define PCIE_PHY_SERDES_SRAM00_REG_ADDR (0x14004CC) |
◆ PCIE_PHY_SERDES_SRAM01_REG_ADDR
| #define PCIE_PHY_SERDES_SRAM01_REG_ADDR (0x14004D0) |
◆ PCIE_PHY_SERDES_SRAM02_REG_ADDR
| #define PCIE_PHY_SERDES_SRAM02_REG_ADDR (0x14004D4) |
◆ PCIE_PHY_SERDES_SRAM_START_REG_ADDR
| #define PCIE_PHY_SERDES_SRAM_START_REG_ADDR (0x1400000) |