ttnn.log1p

NameInput ShapesInput LayoutsAttributesOutput ShapesOutput LayoutsPCCATOL
ttnn.log1ptensor<[1,11,3072,bf16]>
tensor<[1,11,3072,bf16]>
mapping_from: (d0, d1, d2), mapping_to: (d0 * 11 + d1, d2), memory_config: (1, 96, 'tile<32x32, bf16>', 'dram')
mapping_from: (d0, d1, d2), mapping_to: (d0 * 11 + d1, d2), memory_config: (1, 96, 'tile<32x32, bf16>', 'dram')
operandSegmentSizes: array<i32: 1, 1>tensor<[1,11,3072,bf16]>mapping_from: (d0, d1, d2), mapping_to: (d0 * 11 + d1, d2), memory_config: (1, 96, 'tile<32x32, bf16>', 'dram')nannan
ttnn.log1ptensor<[1,12,3072,bf16]>
tensor<[1,12,3072,bf16]>
mapping_from: (d0, d1, d2), mapping_to: (d0 * 12 + d1, d2), memory_config: (1, 96, 'tile<32x32, bf16>', 'dram')
mapping_from: (d0, d1, d2), mapping_to: (d0 * 12 + d1, d2), memory_config: (1, 96, 'tile<32x32, bf16>', 'dram')
operandSegmentSizes: array<i32: 1, 1>tensor<[1,12,3072,bf16]>mapping_from: (d0, d1, d2), mapping_to: (d0 * 12 + d1, d2), memory_config: (1, 96, 'tile<32x32, bf16>', 'dram')nannan
ttnn.log1ptensor<[1,13,3072,bf16]>
tensor<[1,13,3072,bf16]>
mapping_from: (d0, d1, d2), mapping_to: (d0 * 13 + d1, d2), memory_config: (1, 96, 'tile<32x32, bf16>', 'dram')
mapping_from: (d0, d1, d2), mapping_to: (d0 * 13 + d1, d2), memory_config: (1, 96, 'tile<32x32, bf16>', 'dram')
operandSegmentSizes: array<i32: 1, 1>tensor<[1,13,3072,bf16]>mapping_from: (d0, d1, d2), mapping_to: (d0 * 13 + d1, d2), memory_config: (1, 96, 'tile<32x32, bf16>', 'dram')nannan
ttnn.log1ptensor<[1,14,3072,bf16]>
tensor<[1,14,3072,bf16]>
mapping_from: (d0, d1, d2), mapping_to: (d0 * 14 + d1, d2), memory_config: (1, 96, 'tile<32x32, bf16>', 'dram')
mapping_from: (d0, d1, d2), mapping_to: (d0 * 14 + d1, d2), memory_config: (1, 96, 'tile<32x32, bf16>', 'dram')
operandSegmentSizes: array<i32: 1, 1>tensor<[1,14,3072,bf16]>mapping_from: (d0, d1, d2), mapping_to: (d0 * 14 + d1, d2), memory_config: (1, 96, 'tile<32x32, bf16>', 'dram')nannan
ttnn.log1ptensor<[1,15,3072,bf16]>
tensor<[1,15,3072,bf16]>
mapping_from: (d0, d1, d2), mapping_to: (d0 * 15 + d1, d2), memory_config: (1, 96, 'tile<32x32, bf16>', 'dram')
mapping_from: (d0, d1, d2), mapping_to: (d0 * 15 + d1, d2), memory_config: (1, 96, 'tile<32x32, bf16>', 'dram')
operandSegmentSizes: array<i32: 1, 1>tensor<[1,15,3072,bf16]>mapping_from: (d0, d1, d2), mapping_to: (d0 * 15 + d1, d2), memory_config: (1, 96, 'tile<32x32, bf16>', 'dram')nannan
ttnn.log1ptensor<[1,6,3072,bf16]>
tensor<[1,6,3072,bf16]>
mapping_from: (d0, d1, d2), mapping_to: (d0 * 6 + d1, d2), memory_config: (1, 96, 'tile<32x32, bf16>', 'dram')
mapping_from: (d0, d1, d2), mapping_to: (d0 * 6 + d1, d2), memory_config: (1, 96, 'tile<32x32, bf16>', 'dram')
operandSegmentSizes: array<i32: 1, 1>tensor<[1,6,3072,bf16]>mapping_from: (d0, d1, d2), mapping_to: (d0 * 6 + d1, d2), memory_config: (1, 96, 'tile<32x32, bf16>', 'dram')nannan
ttnn.log1ptensor<[1,7,3072,bf16]>
tensor<[1,7,3072,bf16]>
mapping_from: (d0, d1, d2), mapping_to: (d0 * 7 + d1, d2), memory_config: (1, 96, 'tile<32x32, bf16>', 'dram')
mapping_from: (d0, d1, d2), mapping_to: (d0 * 7 + d1, d2), memory_config: (1, 96, 'tile<32x32, bf16>', 'dram')
operandSegmentSizes: array<i32: 1, 1>tensor<[1,7,3072,bf16]>mapping_from: (d0, d1, d2), mapping_to: (d0 * 7 + d1, d2), memory_config: (1, 96, 'tile<32x32, bf16>', 'dram')nannan
ttnn.log1ptensor<[1,8,3072,bf16]>
tensor<[1,8,3072,bf16]>
mapping_from: (d0, d1, d2), mapping_to: (d0 * 8 + d1, d2), memory_config: (1, 96, 'tile<32x32, bf16>', 'dram')
mapping_from: (d0, d1, d2), mapping_to: (d0 * 8 + d1, d2), memory_config: (1, 96, 'tile<32x32, bf16>', 'dram')
operandSegmentSizes: array<i32: 1, 1>tensor<[1,8,3072,bf16]>mapping_from: (d0, d1, d2), mapping_to: (d0 * 8 + d1, d2), memory_config: (1, 96, 'tile<32x32, bf16>', 'dram')nannan
ttnn.log1ptensor<[1,9,3072,bf16]>
tensor<[1,9,3072,bf16]>
mapping_from: (d0, d1, d2), mapping_to: (d0 * 9 + d1, d2), memory_config: (1, 96, 'tile<32x32, bf16>', 'dram')
mapping_from: (d0, d1, d2), mapping_to: (d0 * 9 + d1, d2), memory_config: (1, 96, 'tile<32x32, bf16>', 'dram')
operandSegmentSizes: array<i32: 1, 1>tensor<[1,9,3072,bf16]>mapping_from: (d0, d1, d2), mapping_to: (d0 * 9 + d1, d2), memory_config: (1, 96, 'tile<32x32, bf16>', 'dram')nannan